5036.19 - Verkætlan í FPGA-rættaðari talgildari sniðgeving

5036.19

Verkætlan í FPGA-rættaðari talgildari sniðgeving

2,5

Hetta skeiðið er ein víðkan av skeiðnum 5555.19, og luttakarar mugu hava luttikið á tí skeiðnum frammanundan.

At geva luttakarunum neyðugu royndirnar í at sniðgeva eina talgilda ringrás á ávísum torleikastigi og implementera tað í VHDL, umframt at sameina tað og koyra tað á einum FPGA.

Lesandi skulu antin velja ella uppfinna eina ringrás-lýsing saman við vegleiðaranum, sum tey skulu implementera fyri ein FPGA.

Bólka-verkætlan við vegleiðing/umsjón.

Luttakari ið hevur uppfylt skeiðskrøvini verður før/ur fyri at sniðgeva og implementera sína egnu ringrás á hóskandi høgum torleikastigi, umframt at sameina tað og koyra tað á einum FPGA.

Luttakari skal leggja sína verkætlan fram við munnligari framløgu, umframt at lata inn eina verkætlanarfrágreiðing.

Innanhýsis

P-talsstigin

Sama sum fyri skeið 5555.19

Hannes Gislason